Verilog를 이용한 디지털 로직 설계
- 실전! Verilog HDL RTL Design [Verilog HDL] 20. 제어 가능한 ALU IP 만들기 - 최종 테스트
- 실전! Verilog HDL RTL Design [Verilog HDL] 19. 제어 가능한 ALU IP 만들기 - register file 수정
- 실전! Verilog HDL RTL Design [Verilog HDL] 18. 제어 가능한 ALU IP 만들기 - 레지스터 맵
- 실전! Verilog HDL RTL Design [Verilog HDL] 17. chatGPT를 이용한 APB register file 설계하기
모형 갤러리
- Gallery [ACADEMY] 1/72 F-14A Tomcat maveric version
- Gallery [ACADEMY] 1/9 European Racing Bike (Ducati)
- Gallery [Hasegawa] 1/20 MK-07 Robot Battle V 44 Type Mk.44 Ammoknights
- Gallery [TACOM] 1/35 AMX-13/75 French Light Tank
- Gallery [ZVEZDA] 1/35 Soviet Tank Destroyer SU-85
- Gallery [ACADEMY] 1/35 Jagdpanzer 38(t) Hetzer "Prague 1945"
- Gallery [ACADEMY] 1/48 F-22A Raptor
- Gallery [TAMIYA] 1/35 German PanzerKampfwagen II Ausf.A/B/C French Campaign
- Gallery [ACADEMY] 1/48 F-16C
- Gallery [Tiger Model] 1/35 French Army 1987-Present VBL Milan Milan Anti-Tank Missile Launcher
- Gallery [REVELL] 1/48 F-15E STRIKE EAGLE & Bombs
- Gallery [TAMIYA] CARRO ARMATO M13/40 Italian Medium Tank
인기글
- [Verilog HDL] 11. ALU (Arithmetic Logic Unit) 설계
- KiCAD를 이용한 전자회로 시뮬레이션 : 1. RC회로 시뮬레이션
- [Verilog HDL] 14. APB interface
- [Verilog HDL] 7. 순차논리 (Sequential Logic) 회로 설계 (D F/F)
- [Verilog HDL] 16. FSM을 이용한 APB register file 설계
- Arduino nano + AT-09 bluetooth module + iphone 연결하기
- [Verilog HDL] 10. task를 이용한 shifter 설계
- [Verilog HDL] 9. Function 을 사용한 뺄샘기(Subtractor) 설계
- [Verilog HDL] 12. IP, Bus, SoC
- KiCAD를 이용한 전자회로 시뮬레이션 : 2. 트랜지스터(BJT)
- Ch1. SystemC의 구성요소 - module
- Ch0. SystemC - Introduction